Abstraction Refinement for Large Scale Model Checking
Guardado en:
Autor Principal: | Wang, Chao. |
---|---|
Autor Corporativo: | SpringerLink (Online service) |
Otros Autores: | Hachtel, Gary D., Somenzi, Fabio. |
Formato: | Electrónico |
Idioma: | English |
Publicado: |
Boston, MA :
Springer Science+Business Media, LLC,
2006.
|
Series: | Series on Integrated Circuits and Systems,
|
Materias: | |
Acceso en línea: | SpringerLink, via BECYT |
Etiquetas: |
Agregar Etiqueta
Sin Etiquetas, Sea el primero en etiquetar este registro!
|
Ejemplares similares
-
Full-Chip Nanometer Routing Techniques
por: Ho, Tsung-Yi.
Publicado: (2007) -
Constraint-Based Verification
por: Yuan, Jun.
Publicado: (2006) -
Direct Transistor-level Layout for Digital Blocks
por: Gopalakrishnan, Prakash.
Publicado: (2005) -
Mixed-Signal Layout Generation Concepts
por: Lin, Chieh.
Publicado: (2005) -
Assertion-Based Design
por: Foster, Harry.
Publicado: (2005)